Laporan Akhir 2



 

1. Jurnal[kembali]

Percobaan 2 Synchronous Binary Counter


2a

2b

 2. Alat dan Bahan [kembali]

Gambar 1.1 DL2203C Module D'Lorenzo
Gambar 1.2 DL2203S Module D'Lorenzo

a. Panel DL 2203C 
b. Panel DL 2203S
c. Jumper
Gambar 1.3 Jumper

d. Laptop
e. Software Proteus ver 8.17 


 3. Rangkaian Simulasi [kembali]

Rangkaian pada Module D'Lorenzo

Percobaan 2a

Percobaan 2b


 4. Prinsip Kerja Rangkaian [kembali]

Percobaan 2a

Prinsip Kerja :
Rangkaian pada gambar menggunakan IC 74193 yang merupakan synchronous 4-bit up/down counter dengan kemampuan parallel load. Dua IC 74193 (U3 dan U4) dihubungkan secara kaskade sehingga dapat membentuk pencacah 8-bit. Input B0–B7 adalah data paralel yang bisa dimasukkan ke counter melalui pin D0–D3, sedangkan S0–S3 berfungsi sebagai kontrol untuk mode operasi seperti load, reset, atau perhitungan naik/turun. Pin UP dan DN digunakan sebagai sinyal clock untuk menentukan apakah counter akan menghitung naik (count up) atau menghitung turun (count down). Output dari masing-masing IC ditampilkan melalui LED (H0–H7) yang mewakili keadaan biner counter dari bit paling rendah (LSB) hingga bit paling tinggi (MSB). Saat clock diberikan, counter akan bertambah atau berkurang sesuai mode yang dipilih, dan setiap perubahan bit akan langsung ditunjukkan oleh LED yang menyala atau mati.

Percobaan 2b

Prinsip Kerja :
Rangkaian Synchronous Binary Counter menggunakan IC 74193 (U3 dan U4) sebagai pencacah sinkron 4-bit yang digabungkan untuk membentuk pencacah 8-bit. Berbeda dengan pencacah asinkron, pada pencacah sinkron semua flip-flop di dalam IC menerima sinyal clock secara bersamaan, sehingga perubahan output terjadi secara serentak dan lebih cepat karena tidak ada keterlambatan berantai (propagation delay) yang panjang. Sinyal clock diberikan ke kedua IC melalui gerbang logika NOR (U1 dan U2) yang berfungsi sebagai pengendali (control logic) agar pencacahan dapat dilakukan sesuai kondisi yang diinginkan.

IC 74193 mendukung pencacahan up (naik) dan down (turun) melalui pin kontrol UP dan DN. Selain itu, terdapat input parallel load (PL) yang memungkinkan IC dimuat dengan data awal tertentu, serta input clear (MR) untuk mereset semua output ke nol. Pada rangkaian ini, IC U4 menghasilkan output bit rendah (H0–H3), sedangkan IC U3 menghasilkan output bit tinggi (H4–H7). Setiap pulsa clock yang masuk akan mengubah keadaan keluaran Q0–Q3 (U4), dan setelah penuh (overflow), sinyal diteruskan ke IC U3 agar menghitung bagian bit berikutnya. LED biru H0–H7 berfungsi sebagai indikator biner, di mana LED menyala berarti logika “1” dan mati berarti logika “0”.

Dengan demikian, rangkaian ini bekerja sebagai pencacah sinkron biner 8-bit yang menampilkan hasil hitungan secara berurutan pada LED. Karena sifatnya sinkron, seluruh perubahan keadaan output LED terjadi secara bersamaan mengikuti clock, sehingga lebih stabil dan presisi dibandingkan pencacah asinkron.


 5. Video Rangkaian [kembali]

(a)


(b)

 6. Analisa [kembali]

Percobaan 2

1. Analisa perbedaan hasil jurnal dan percobaan dari dua ic yg digunakan (div 16 dan div 10)
Jawab :

Berdasarkan tabel, hasil percobaan pada div 16 menunjukkan urutan output counting up: 0, 1, 2, ..., 15 dan counting down: 15, 14, ..., 0. Sedangkan pada div 10, hasil counting up: 0, 1, ..., 9 dan counting down: 9, 8, ..., 0. Hal ini sesuai prinsip dasar counter modulus-n dan terlihat konsisten dengan teori di jurnal, namun dalam praktik kadang ditemukan perbedaan seperti noise pada output transisi maupun kondisi reset akibat rangkaian clock dan switch manual. Bagian ket pada tabel (keterangan) juga membedakan antara up (naik) dan down (turun) pada kedua jenis IC tersebut sesuai urutan jumlah hitungan maksimal sebelum reset.

2. Analisa perbedaan hasil jurnal dan percobaan dari percobaan 2a dan 2b
Jawab :

Pada percobaan 2a, kondisi output sangat tergantung pada kombinasi input S3 sampai S0 dan switch mode — di mana hasil bisa off, hold, atau up/counting. Output 'hold' berarti counter tidak berubah nilainya. Sementara pada percobaan 2b, tabel memperlihatkan kondisi reset maupun perbedaan proses counting (counting up atau down), bahkan dengan keterangan lebih detail terkait mode counting yang aktif. Perbedaan utama terlihat dari pengaruh input pada mode kerja counter dan bagaimana implementasinya di hasil percobaan — seperti pada percobaan 2a lebih menyoroti mode off/hold/up, sedangkan 2b lebih eksplisit menjelaskan proses reset, counting up, ataupun down, serta urutan output hasilnya.


 7. Link Download [kembali]



Posting Email

Komentar

Posting Komentar

Postingan Populer