Figure 11.29



 1. Pendahuluan [kembali]

Rangkaian pencacah atau counter merupakan salah satu aplikasi penting dari flip-flop dalam sistem digital. Counter digunakan untuk menghitung pulsa clock yang masuk, baik secara naik (up counter) maupun turun (down counter). Dalam praktiknya, counter digunakan dalam berbagai perangkat digital seperti jam digital, penghitung waktu, dan sistem kendali digital. Gambar pada Figure 11.29 merupakan contoh dari sebuah counter sinkron, yang dirancang menggunakan flip-flop JK dan beberapa gerbang logika untuk menentukan kondisi clock berikutnya. Counter ini berfungsi menghitung dalam urutan tertentu berdasarkan logika eksitasi flip-flop.

 2. Tujuan [kembali]

  • Mempelajari implementasi dan prinsip kerja rangkaian counter sinkron.
  • Mengidentifikasi fungsi masing-masing flip-flop dan gerbang logika dalam menyusun urutan pencacahan.
  • Menganalisis sinyal keluaran counter terhadap pulsa clock masukan.
  • Membangun rangkaian counter berdasarkan gambar skematik dengan benar.

 3. Alat dan Bahan [kembali]

a. Gerbang OR 
 
         OR adalah suatu gerbang yang bertujuan untuk menghasilkan logika output berlogika 0. Apabila semua inputnya berlogika 0 dan sebaliknya output berlogika 1 apabila salah satu, sebagian, atau seluruhnya berlogika 1.
         Konfigurasi :
         Spesifikasi :
         Tegangan Suplai : 5 hingga 7V
         Tegangan Input : 5 hingga 7V
         Kisaran suhu pengoperasian : -55 sampai 125 derajat celcius
         Tersedia dalam paket SOIC 14-pin

    b. Flip Flop (74LS73)
   IC 74LS73 adalah dual JK flip-flop tipe negatif-edge triggered dengan clear (reset) asynchronous aktif rendah. Artinya:
  • IC ini berisi 2 buah JK flip-flop.
  • Output flip-flop akan berubah hanya saat tepi turun (falling edge) dari sinyal clock.
  • Ketika J = K = 1, maka flip-flop akan toggle (berubah ke keadaan berlawanan).
  • Pin Clear dapat digunakan untuk mengatur ulang output ke 0 tanpa menunggu clock.

Fungsi utama: digunakan untuk menyimpan 1 bit data, membentuk counter, register, pembagi frekuensi, dll.

Flip Flop


    c. Gerbang NOT 
        Gerbang NOT atau disebut rangkaian inventer (pembalik). Tugas rangkaian NOT (pembalik) ialah memberikan suatu keluaran yang berbanding terbalik dengan masukan. 




    d. Gerbang AND
       AND adalah suatu gerbang yang bertujuan untuk menghasilkan logika output berlogika 0 apabila salah satu, sebagian atau semua inputnya berlogika 0 dan sebaliknya output berlogika 1 apabila semua inputnya berlogika 1. Adapun simbol beberapa tipe gerbang AND seperti gambar :

        IC 7411 berisi tiga gerbang AND dengan tiga input dari keluarga Transistor Transistor Logic
        Konfiugurasi pin:
            - Vcc : Kaki 14
            - GND : Kaki 7
            - Input : Kaki 1, 2, 3, 4, 5, 9,10,11 dan 13
            - Output : Kaki 6, 8,  dan 12

    e. Clock
    Clock adalah sinyal pulsa periodik yang digunakan sebagai pemicu (trigger) dalam rangkaian sekuensial seperti flip-flop. Sinyal clock mengatur kapan suatu elemen logika seperti flip-flop dapat mengubah output-nya. Clock biasanya berupa gelombang persegi dengan frekuensi tertentu, dan dapat dibuat dari sumber eksternal seperti osilator atau komponen pulse generator di simulasi.
Clock

 4. Dasar Teori [kembali]

    Flip-flop adalah rangkaian digital yang berfungsi sebagai elemen penyimpan data satu bit secara sementara atau semi permanen hingga ada perintah untuk mengubah atau menghapus data tersebut. Prinsip dasar flip-flop berasal dari konsep multivibrator bistabil, yaitu rangkaian yang memiliki dua kondisi stabil (tinggi dan rendah) dan hanya berubah keadaan ketika menerima sinyal pemicu (trigger). Flip-flop memiliki dua output yang saling komplemen, yaitu Q dan Q̅, di mana salah satu menunjukkan keadaan logika 1 dan yang lain logika 0. Rangkaian ini biasanya dibangun dari kombinasi gerbang logika dasar seperti NAND atau NOR, serta komponen aktif seperti transistor dan resistor.
     Flip-flop digunakan secara luas dalam sistem digital sebagai elemen memori, register, dan counter, serta untuk menyinkronkan sinyal input dengan sinyal clock. Ada beberapa jenis flip-flop yang umum digunakan, antara lain SR (Set-Reset), JK, D (Data), dan T (Toggle), yang masing-masing memiliki karakteristik dan aplikasi khusus. Misalnya, flip-flop JK mengatasi kelemahan flip-flop SR dengan menghilangkan kondisi terlarang dan memungkinkan fungsi toggle. Flip-flop juga dapat dikendalikan oleh sinyal clock sehingga perubahan output hanya terjadi pada saat sinyal clock aktif, sehingga cocok untuk aplikasi sinkron.

Counter adalah rangkaian logika sekuensial yang digunakan untuk menghitung jumlah pulsa input. Counter terbagi dua jenis:

  • Asynchronous (Ripple Counter): setiap flip-flop dipicu oleh output flip-flop sebelumnya.

  • Synchronous Counter: semua flip-flop dipicu oleh clock yang sama secara bersamaan.

JK Flip-Flop adalah jenis flip-flop yang umum digunakan dalam perancangan counter karena fleksibel:

  • Ketika J = K = 1, maka output akan toggle (berubah keadaan).

  • Flip-flop akan berubah hanya pada sisi naik/turun dari clock tergantung jenisnya.

Untuk membentuk urutan pencacahan tertentu, digunakan fungsi logika eksitasi yang mengatur kapan masing-masing flip-flop akan toggle. Hal ini dilakukan dengan bantuan gerbang AND, OR, dan NOT yang menyusun kondisi input J dan K dari masing-masing flip-flop berdasarkan output-output lainnya.


 5. Percobaan [kembali]

    a) Prosedur[kembali]

  1. Siapkan komponen pada simulator digital seperti Proteus:

    • 3 buah JK Flip-Flop (IC 7476 atau 74LS73)

    • Gerbang logika AND dan OR (IC 7408 dan 7432)

    • Sumber clock (pulser atau generator gelombang persegi)

    • LED atau display 7-segmen (opsional) untuk menampilkan output

  2. Hubungkan semua flip-flop dengan sumber clock yang sama (sinkron).

  3. Rancang logika input J dan K untuk masing-masing flip-flop menggunakan kombinasi logika dari output flip-flop lain sesuai diagram.

  4. Hubungkan output Q dari masing-masing flip-flop sebagai bit-bit output counter (A, B, C).

  5. Lakukan simulasi dan amati perubahan output setiap kali clock aktif.

  6. Periksa apakah urutan pencacahan sesuai dengan yang diinginkan (0→1→2→... atau urutan khusus).


    b) Rangkaian simulasi [kembali]


Figure 11.29 Counter Circuit (example 11.8)

Prinsip Kerja :

Rangkaian pada Gambar 11.29 menggunakan 3 buah JK Flip-Flop (FF-A, FF-B, FF-C) yang disusun secara sinkron karena semuanya terhubung ke clock yang sama. Namun, masing-masing flip-flop akan berubah kondisi hanya jika syarat tertentu dari input logikanya terpenuhi.

  • Flip-Flop A: selalu toggle setiap ada pulsa clock (J = K = 1).

  • Flip-Flop B: hanya toggle jika kondisi tertentu terpenuhi, misalnya ketika A = 1.

  • Flip-Flop C: hanya toggle jika kombinasi dari A dan B memenuhi persyaratan logika, seperti A·B = 1 atau fungsi lainnya tergantung rancangan logika.

Logika OR dan AND digunakan untuk menghasilkan sinyal eksitasi untuk masing-masing flip-flop berdasarkan keadaan output sebelumnya. Dengan konfigurasi ini, counter dapat menghitung dalam urutan biner tertentu seperti modulo-N counter (misal mod-6, mod-8).

Example, Problem, dan Soal pilihan ganda
a. Example

  1. Contoh 1: Sebuah D Flip-Flop menerima input D = 1 dan pulsa clock aktif (rising edge). Tentukan output Q setelah clock aktif.

    Jawaban:
    Pada saat clock aktif, output Q akan mengikuti nilai input D. Karena D = 1, maka Q menjadi 1.

  2. Contoh 2: Jika sebuah D Flip-Flop memiliki output Q = 0 dan input D berubah menjadi 1, tetapi clock belum aktif, bagaimana kondisi output Q?

    Jawaban:
    Output Q tidak berubah sebelum clock aktif, jadi tetap Q = 0 sampai clock menerima pulsa aktif.

b. Problem

  1. Problem 1: Jelaskan mengapa D Flip-Flop disebut sebagai "data latch" dan bagaimana fungsinya dalam menyimpan data.

    Jawaban:
    D Flip-Flop disebut data latch karena hanya menyimpan nilai data input D pada saat sinyal clock aktif. Ini memungkinkan data disimpan secara stabil sampai clock berikutnya, sehingga D Flip-Flop berfungsi sebagai memori satu bit yang menyimpan data secara sinkron.

  2. Problem 2: Apa yang terjadi jika input D Flip-Flop berubah saat clock tidak aktif? Bagaimana hal ini mempengaruhi output?

    Jawaban:
    Jika input D berubah saat clock tidak aktif, output Q tidak akan berubah karena D Flip-Flop hanya memperbarui output pada saat tepi aktif clock. Ini menjaga kestabilan data yang tersimpan sampai clock berikutnya.

c. Soal Pilihan ganda

  1. Soal 1: Pada D Flip-Flop, kapan output Q akan mengikuti nilai input D?
    a. Setiap saat input D berubah
    b. Saat clock aktif (rising edge)
    c. Saat clock tidak aktif
    d. Saat reset aktif
    e. Saat preset aktif
    Jawaban: b

  2. Soal 2: Berapa banyak input yang dimiliki oleh D Flip-Flop?
    a. 1 input dan 1 output
    b. 2 input dan 1 output
    c. 1 input dan 2 output
    d. 2 input dan 2 output
    e. 3 input dan 2 output
    Jawaban: d
    (Input: D dan Clock; Output: Q dan Q̅)

    c) Video Simulasi [kembali]


 6. Download File [kembali]





</
Posting Email

Komentar

Posting Komentar

Postingan Populer